* 2019년에도 본 프로그램을 진행할 예정입니다. 자세한 내용은 1월 이후 공지해 드리겠습니다.
▶ 프로그램 추진 배경 및 목적
프로그램 운영의 취지에 따라 칩제작 진행을 부탁드립니다. 지속적인 지원이 이뤄지기 위해 당해년도 참여하시는 설계팀의 내용과 성과가 중요한 지표가 될 수 있습니다. IDEC에서도 대학에서 인력양성의 확대를 위해 최선의 방법으로 지원하도록 노력하겠습니다.
기존에 IDEC 에서 제공하던 BCDMOS공정과 RF 공정이 최근 몇 년간 중단되면서 관련 연구 진행에 어려움이 커짐
최근 에너지 효율을 증대하기 위한 Green IT, 웨어러블 등 IoT를 위한 집적화된 시스템 개발의 중요성이 부각되고 있어 파워부문(BCDMOS)과 초고주파(RFCMOS)의 제작 기회 확대 필요
최근 산업에 주요 분야의 칩제작 지원 확대를 통해 다양한 분야의 전문설계인력 양성으로 국내 기술력 향상 도모
칩설계 집중 교육 강화
▶ 지원 대상 및 참가 조건
지원대상 : IDEC 참여교수의 연구와 교육을 위한 칩 설계(산업체 관련 IP는 제한되며 적발 시에 지원금 환수)
지원 범위 : 1개 연구실에 최대 2개팀 설계 지원. 단, 신청팀이 많을 경우 1개팀으로 조정하여 지원
참가 조건_실적 제출 관련
- 사사 문구에 “IDEC 지원”임을 표기 - IP 내용 소개(자료 제출_Fab in 후 1주이내 web 기재) - 기존 MPW 참여 의무 이행(결과보고서 제출, CDC 참여) 참여 시기는 개별적으로 안내 예정 - JICAS 제출 필수 : 타 학회 제출를 고려할 경우, 설계 방법을 중심으로 기재하고 아이디어 내용은 일부 포함하여 작성
설계 참여 인력 내용 공유(인력양성사업으로 실적 관리 필요한 항목임.)
지원 대상자 : Fab in이 확실할 경우에만 지원이 가능함. 희망공정의 경우 제작비 지원은 개별 연락하여 진행
칩제작 취소시 : 계약 후 취소팀의 경우 향후 해당 프로그램 참여가 제한됩니다
▶ 추가신청팀 선정 및 지원 진행 절차 및 참가 접수
계획서제출
⇒
선정평가
⇒
선정결과
⇒
설계진행
~12.31(월), 자정
~01.11(금)
01.14(월)
03.10까지 Fab in
web 신청(설계계획서 작성)
평가위원 : 설계전문가
별도 안내
지정공정에 한함.
결과발표 후 칩제작비 지원시
: 해당 연구실이 설계 및 계약 진행, IDEC은 해당 금액을 업체에 납부(조건 : 분할 납부될 수 있도록 협의해야 함. )
선정 이후 진행 절차
: 계약 체결/지원금 처리 -> (Fab in시)IP소개서 제출 -> (Fab out 이후) 결과보고서 제출&CDC 제출, JICAS 게재